Intel/台积电/ASML齐捧EUV光刻：捍卫摩尔定律

日前，中国国际半导体技巧大年夜会（CSTIC）在上海开幕，为期19天，本次会议重点是探究先辈制造和封装。

此中，光刻机一哥ASML（阿斯麦）的研发副总裁Anthony Yen表示，EUV光刻对象是今朝独一能够处置惩罚7nm和更先辈工艺的设备，EUV技巧已经被广泛觉得是冲破摩尔定律瓶颈的关键身分之一。

Yen援引统计数据显示，截至2019年第四时度，ASML昔时共售出53台EUV NXE：3400系列EUV光刻机，应用EUV机械制造的芯片产量已经达到1000万片。他说，EUV已经成为制造7nm、5nm和3nm逻辑集成电路的关键设备。

Yen还指出，三星电子于2020年3月发布正式采纳EUV光刻设备制造10nm DRAM芯片，估计2021年将大年夜量应用这些设备来支持先辈的DRAM工艺。

台积电研发副总裁Doug Yu则在会上说起，Chiplet小芯片系统封装技巧被觉得是扩展摩尔定律有效性的另一种武器，它觉得Chiplets可以匆匆进芯片集成、低落研发资源、前进成品率和实现高机能谋略以及设计和架构立异。Yu走漏，台积电开拓了LIPINCONTM(低压封装互连)技巧，数据传输速率为8GB/s/pin，旨在优化芯片的机能。

除前端工艺技巧外，台积电还热衷于开拓先辈的封装工艺，最新的3D SoIC封装技巧将于2021年进入批量临盆，这将匆匆进高机能芯片的资源效益临盆。

值得一提的是，Intel院士Ravi Mahajan援引Yole的统计数据称，2024年先辈的封装市场规模将增长到440亿美元，这匆匆使Intel加紧在2.5D和3D封装营业中的支配。

Intel所谓的2.5D封装即EMIB多芯片互联，封装尺度今朝是55nm，3D封装则是Foveros，尺度50nm。Intel正致力于将EMIB推进到30-45 nm，3D Foveros推进到20~35nm。